Partial translation: JP-A-H07-21660

[0016]

In short, according to this application, as shown in Fig. 4, a high accuracy signal 72a which can be obtained from quadro-circuit 72 at the low speed area at the time of acceleration and deceleration of elevator is selected as an output V for the speed detecting device 7. On the other hand, a signal 73a in which the pulse number is limited and which can be obtained from the ¼ circuit 73 is selected at the high speed area, for example, the velocity of elevator. Moreover, when abnormality of the output signal which is output by the counter 74 via quadro-circuit 72 or ¼ circuit 73 has occurred, a signal 71 of the counter 71 can be used as a back-up.

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開実用新案公報 (U)

(11) 実用新案出顧公開番号

実開平7-21660

(43)公開日 平成7年(1995)4月21日


(51) Int.Cl. ⁶ B 6 6 B	1/28		識別記	身	庁内整理番号	FΙ		技術表示箇所					
	3/00			R	9426-3F								
G01D	5/245		102	В	9208-2F								
G01P	3/489			P									
						審査部	求	未請求	静求項	の数 2	FD	(全 3	頁)
(21)出願番号	•	実願平	² 5 – 5662	4		(71)出題		0001127		A 41			
(oo) (lussin		平成5年(1993)9月24日							ック株式		vo eff 4 a Pf		
(22)出顧日		平成 5	平(1993	99	1248	(no) de etc			炎木市庄	1] 目2	26番10号	•	
						(72)考案		岡田 月		4	× 78.4 A F	14	
									发木市庄			株式会	社
						(70) ±	a -te:		ック技術	VISUS TI	Ŋ		
						(72)考案		- :		4	vo #14 PH	44-5-6	
									发木市庄			株式会	致
								ノンテッ	ック技術	VISCIS TP	N		
•													

(54) 【考案の名称】 エレベータの速度検出装置

(57)【要約】 (修正有)

【目的】 全ての速度領域において常に良好な速度制御性能を有し、汎性 I Cによる経済性を同時に満足できる速度検出装置を得る。

【構成】 エレベータ駆動用電動機の回転に伴なって発生するパルス信号を4倍周及び1/4分周する装置72,73を設け、低速領域では4倍周装置72、高速領域では1/4分周装置73を介して速度検出を行う。



.

【実用新案登録請求の範囲】

【請求項1】 エレベータ駆動用電動機の回転に伴なっ てパルス信号を出力するエンコーダを設置し、該エンコ ーダによりエレベータの速度を検出して速度帰還制御を 行うものにおいて、

前記エンコーダの出力バルス信号の倍周装置及び分周装 置と、該倍周装置の出力と該分周装置の出力とを切り換 える切換装置と、少なくとも2以上のカウンタとを設 け、第1のカウンタは前記エンコーダの出力パルス信号 を直接入力し、第2のカウンタは前記切換装置の出力を 10 入力とし、前記切換装置は前記第1のカウンタの出力が 所定値以上のときには前記分周装置の出力を前記第2の カウンタに入力し、それ以外は前記倍周装置の出力を前 記第2のカウンタに入力することを特徴とするエレベー タの速度検出装置。

【請求項2】 エレベータ駆動用電動機の回転に伴なっ てパルス信号を出力するエンコーダを設置し、該エンコ ーダによりエレベータの速度を検出し中央演算処理装置 を使用して速度帰還制御を行うものにおいて、

前記エンコーダの出力パルス信号の倍周装置及び分周装 20 71,74 カウンタ 置と、該倍周装置の出力と該分周装置の出力とを切り換 える切換装置と、少なくとも2以上のカウンタとを設 け、第1のカウンタは前記エンコーダの出力パルス信号 を直接入力し、第2のカウンタは前記切換装置の出力を 入力とし、前記切換装置は前記第1のカウンタの出力が*

*所定値以上のときには前記分周装置の出力を前記第2の カウンタに入力し、それ以外は前記倍周装置の出力を前 記第2のカウンタに入力し、前記中央演算処理装置は通 常時は前記第2のカウンタ出力,異常時は前記第1のカ ウンタ出力を選択することを特徴とするエレベータの速 度検出装置。

【図面の簡単な説明】

【図1】本考案による速度検出装置の一実施例を示すブ ロック図である。

【図2】エレベータの速度帰還制御系を示すブロック図 である。


【図3】図1における各装置の出力信号のタイミングチ ャートを示す図である。


【図4】図2において、本考案による速度領域と速度信 号の関係を示す図である。


【符号の説明】

- 2 電動機
- 6 エンコーダ
- 7 速度検出装置
- - 72 4倍周回路
 - 73 1/4分周回路
 - 76 分周比選択ラッチ
 - 77 中央演算処理装置


【図1】







【図3】



[図4]

【考案の詳細な説明】

[0001]

【産業上の利用分野】

本考案は、エレベータの速度制御に関し、エレベータの速度を全速度領域において、経済的に精度よく検出できる速度検出装置の改良に関するものである。

[0002]

【従来の技術】

近年、エレベータのかご速度又は卷上電動機の回転速度をディジタル的に検出する方式のものが実用化されている。これは、かごの移動量及び移動方向に応じたパルス信号を発生させ、これを所定時間毎に計数することにより、かごの実際の速度を検出するものである。

[0003]

このようなパルス信号の発生装置としては、例えば特開昭57-72583号 に示されている。

[0004]

この方式によるパルス信号は、一般に巻上機の駆動網車又は調速機の網車に直 結されるか、あるいはプーリ等の伝達機構を介して回転する円板、又はかごに連 結された主ロープ等が巻掛けられた網車に直結される円板から得られるものであ る。

[0005]

又、この種の円板には、その周縁部に等間隔に細孔が設けられており、この細 孔を光学的又は電磁的に検出することで円板の回転速度に比例した周波数のパル スを得るようになっている。

[0006]

エレベータの速度制御において、減速位置の決定や、減速中の位置帰還制御に用いられる場合には、パルス信号の距離検出単位は数mm程度でもよいが、速度帰還制御に用いられる場合は、検出精度が問題となり、所定時間内に到来する前述のパルス信号を計数して速度を検出する方式では、距離検出単位を1~2桁小さくする必要があり、しかも低速領域においてはパルス信号の単位時間内の発生数

が減少するため、速度検出に際しては1パルスの距離換算値をさらに下げなけれ ばならない。

[0007]

そこで、現在は、低速領域での発生パルスを増すためにギアやブーリによる増速カップリングの機械的手段により1パルス当りの距離検出分解能を上げる方法を採っている。

[0008]

【考案が解決しようとする課題】

しかし、この方法では高速領域でのパルス信号の単位時間内の発生数が極めて 増加するため、速度演算用のカウンタには多桁用のものを使用しなければならず 汎用ICを利用できず経済的な速度検出装置が得られない問題が生じることにな る。

[0009]

本考案は、上記の点に鑑みなされたもので、低速及び中高速の何れの速度領域においても良好な速度制御性能をもたらす経済的な速度検出装置を提供することを目的とする。

[0010]

【課題を解決するための手段】

本考案は、

- (1) エレベータ駆動用電動機の回転に伴なってパルス信号を出力するエンコーダを設置し、該エンコーダによりエレベータの速度を検出して速度帰還制御を行うものにおいて、エンコーダの出力パルス信号の倍周装置及び分周装置と、該倍周装置の出力と該分周装置の出力とを切り換える切換装置と、少なくとも2以上のカウンタとを設け、第1のカウンタはエンコーダの出力パルス信号を直接入力し、第2のカウンタは切換装置の出力を入力とし、切換装置は第1のカウンタの出力が所定値以上のときには分周装置の出力を第2のカウンタに入力し、それ以外は倍周装置の出力を第2のカウンタに入力する。
- (2) エレベータ駆動用電動機の回転に伴なってパルス信号を出力するエンコーダ を設置し、該エンコーダによりエレベータの速度を検出し中央演算処理装置を

使用して速度帰還制御を行うものにおいて、エンコーダの出力パルス信号の倍 周装置及び分周装置と、倍周装置の出力と分周装置の出力とを切り換える切換 装置と、少なくとも2つ以上のカウンタとを設け、第1のカウンタはエンコー ダの出力パルス信号を直接入力し、第2のカウンタは切換装置の出力を入力と し、切換装置は第1のカウンタの出力が所定値以上のときには分周装置の出力 を第2のカウンタに入力し、それ以外は倍周装置の出力を第2のカウンタに入 力し、中央演算処理装置は通常時は第2のカウンタ出力,異常時は第1のカウンタ出力を選択する。

ものである。

[0011]

【作用】

上述の如く構成すれば、広範囲にエレベータの速度が変わっても、速度検出用 のカウンタがオーバフローすることがない。

[0012]

【実施例】

以下、本考案の一実施例について図面を用いて説明する。

図1は本考案による速度検出装置の一実施例を示すプロック図、図2はエレベータの速度制御系を示すプロック図、図3は図1における出力パルスのタイミングチャートを示す図であり、図中1はエレベータ巻上げ用電動機2により駆動される網車、3はエレベータかご4とつり合い重り5を連結する主索、6はエレベータ巻上げ用電動機2の軸などに直結されたパルスエンコーダで、図3に示すようなほぼ90°の位相差をもったA相パルスとB相パルスの2信号が出力される。7はパルスエンコーダ6の出力パルスを基に後述する手順によりエレベータかご4の速度を演算する本考案による速度検出装置。

[0013]

8 は速度設定値 S と速度検出装置 7 の出力 V とを比較し、その偏差を増幅して、エレベータ巻上げ用電動機 2 を制御する駆動制御装置、7 1 はパルスエンコーダの A 相パルスもしくは B 相パルスにおけるあるサンプリング時間内のパルス数をカウントするカウンタ、7 2 は検出の分解能を上げるために A 相パルス、 B 相

パルスを図3に示すように各パルスのエッジで1パルスとなるようなパルス信号 (4 逓倍信号)に波形変換する4倍周回路、73はA相パルスあるいはB相パルスのエッジで1パルスとなる信号の4パルス毎にパルス信号 (1/4 逓倍信号)を波形変換する1/4 分周回路。

[0014]

7 4 は 4 倍周回路 7 2 の出力パルスあるいは 1 / 4 分周回路 7 3 の出力パルスにおけるあるサンプリング時間内のパルス数をカウントするカウンタ、7 5 はエレベータかご 4 が高速運転中には 1 / 4 分周回路 7 3 に接続され、低速運転中には 4 倍周回路 7 2 に接続されるスイッチで、分周比選択ラッチ 7 6 により自動的に切り換えられる。分周比選択ラッチ 7 6 はカウンタ 7 1 の出力が所定値以上か否かでスイッチ 7 5 を作動させる。

[0015]

77はカウンタ71,74及び分周比選択ラッチ76とデータバスライン80で接続されて各種の演算を行う周知の中央演算処理装置、78はこの中央演算処理装置77を速度検出演算用に使用する場合に割込みを掛けるための割込みタイマーである。

[0016]

即ち、本考案の場合、速度検出装置7の出力Vとして採用されるのは、図4に示すようにエレベータの加速時と減速時の低速度領域では4倍周回路72から得られる精度の極めて高い信号72aで、一方エレベータの等速時のような高速度領域では1/4分周回路73から得られるパルス数の制約された信号73aであり、そして万一4倍周回路72あるいは1/4分周回路73を通じてカウンタ74が出力する信号に異常が起れば、バックアップとしてカウンタ71の信号71aを使うものである。

[0017]

【考案の効果】

以上述べたように本考案によれば、エレベータの速度がたとえ速くなってもカウントするパルス信号の周波数が過大になることがなく、少ない桁数の汎用IC のカウンタで十分対応ができ、又エレベータ速度が低い場合には逆にパルス信号

の周波数が極端に小さくなることがないので、良好な速度制御精度を得ることが できる。

さらに、常に独立した2系統の速度情報が得られるため、これらを比較チェックすることにより異常の有無を確認し、異常があれば即バックアップして信頼性の高い速度情報を常時得ることができる。